IC產(chǎn)品質(zhì)量與可靠性測(cè)試

時(shí)間：2019-02-28作者：儀準(zhǔn)科技（北京）有限公司瀏覽：109

儀準(zhǔn)科技（北京）有限公司專注于手動(dòng)探針臺(tái),probe,station等

• 詞條

  詞條說(shuō)明

• 雙束FIB設(shè)備介紹（二）

  樣品托 · 標(biāo)準(zhǔn)多功能樣品托，以*特方式直接安裝到樣品臺(tái)上，可容納18個(gè)標(biāo)準(zhǔn)樣品托架（φ12mm）、3個(gè)預(yù)傾斜樣品托、 2個(gè)垂直和2個(gè)預(yù)傾斜側(cè)排托架*（38°和90°），樣品安裝 *工具 · 每個(gè)可選的側(cè)排托架可容納6個(gè)S/TEM銅網(wǎng) · 各種晶片和定制化樣品托可按要求提供* 系統(tǒng)控制 · 64位GUI（s 7）、鍵盤、光學(xué)鼠標(biāo) · 可同時(shí)激活多達(dá)4個(gè)視圖，分別顯示不同束圖像和/或信號(hào)， 真彩信

• 金相試樣制備及常見(jiàn)問(wèn)題

  金相試樣制備及常見(jiàn)問(wèn)題 金相分析是研究材料內(nèi)部組織結(jié)構(gòu)的重要方法，一般用來(lái)進(jìn)行失效分析（FA）、質(zhì)量控制（QC）、研發(fā)（RD）等。而金相試樣制備的目的是獲得材料內(nèi)部真實(shí)的組織結(jié)構(gòu)，需要通過(guò)不同的金相試樣制備方法去完成。 一般來(lái)說(shuō)，金相試樣制備的方法有：機(jī)械法（傳統(tǒng)意義上的機(jī)械制備--磨拋）、電解法（電解拋光和浸蝕）、化學(xué)法（化學(xué)浸蝕）、化學(xué)機(jī)械法（化學(xué)作用和機(jī)械作用同時(shí)去除材料）。 金相試樣制備的

• 白話芯片漏電定位方法科普

  白話芯片漏電定位方法科普 原創(chuàng) 儀準(zhǔn)科技 王福成 轉(zhuǎn)載請(qǐng)寫明出處 芯片漏電是失效分析案例中較常見(jiàn)的，找到漏電位置是查明失效原因的前提，液晶漏電定位、EMMI（CCD\InGaAs）、激光誘導(dǎo)等手段是工程人員經(jīng)常采用的手段。多年來(lái)，在中國(guó)半導(dǎo)體產(chǎn)業(yè)有個(gè)誤區(qū)，認(rèn)為激光誘導(dǎo)手段就是OBIRCH。今日小編為大家科普一下激光誘導(dǎo)（laser scan Microscope). 目前激光誘導(dǎo)功能在業(yè)內(nèi)普遍被采

• IC封裝失效分析實(shí)驗(yàn)室

  [封裝失效分析系列一] IC封裝失效分析實(shí)驗(yàn)室 近年來(lái)，隨著半導(dǎo)體技術(shù)的不斷發(fā)展，繼續(xù)減小線寬的投入與其回報(bào)相比變得越來(lái)越不劃算。業(yè)界大佬Intel的10nm工藝預(yù)計(jì)將在2017年Q3亮相，這個(gè)時(shí)間點(diǎn)明顯已經(jīng)偏離摩爾定律。高度集成化的芯片，如SoC(systemon chip)的設(shè)計(jì)與流片成本過(guò)高，使得近些年SiP(System in Package)逐漸受到熱捧。通過(guò)不同種類芯片及封裝顆粒之間的